热点事件持续更新

VHDLBench 基准论文发布：面向 VHDL 代码生成的大模型评测

1 篇报道1 个报道来源3 小时前更新

先了解这件事

AI 综述

Patrik Drazic 等在 arXiv 发布 VHDLBench 基准论文，提出包含 18,500+ 个语法验证示例的 VHDL 数据集（来自开源仓库及 Verilog 转换的设计），并用 QLoRA 微调五个 7B 参数大语言模型，评测其在 VHDL 代码生成上的能力。论文称该工作旨在填补当前电子设计自动化（EDA）流程在 AI 辅助数字电路设计方面的空白。

AI 根据报道生成 · 1 小时前更新

最新进展10月23日 12:00

VHDLBench：面向 VHDL 芯片设计的大语言模型评测与微调基准

报道时间线

沿着报道，了解事件的不同侧面。

10月23日

12:00
arXiv cs.AI
VHDLBench：面向 VHDL 芯片设计的大语言模型评测与微调基准
arXiv 论文提出 VHDLBench 基准与包含 18,500+ 个语法验证示例的 VHDL 数据集，并使用 QLoRA 微调五个 7B 参数 LLM 用于 VHDL 代码生成。

本事件热度走势

还没有足够的连续观测数据，暂不绘制趋势。