VHDLBench:面向 VHDL 芯片设计的大语言模型评测与微调基准
VHDLBench: Benchmarking and Fine-Tuning Large Language Models for VHDL-Based Chip Design
AI 导读
arXiv 论文提出 VHDLBench 基准与包含 18,500+ 个语法验证示例的 VHDL 数据集,并使用 QLoRA 微调五个 7B 参数 LLM 用于 VHDL 代码生成。
来源:arXiv cs.AI · arxiv.org
VHDLBench: Benchmarking and Fine-Tuning Large Language Models for VHDL-Based Chip Design
arXiv 论文提出 VHDLBench 基准与包含 18,500+ 个语法验证示例的 VHDL 数据集,并使用 QLoRA 微调五个 7B 参数 LLM 用于 VHDL 代码生成。
来源:arXiv cs.AI · arxiv.org