arXiv论文提出VLM宏布局框架PlaceReasoner-Beta及基准

arXiv 论文提出 PlaceReasoner-Beta，一个验证器引导的多智能体框架，将 VLSI 宏单元布局重构为闭环推理问题而非黑盒优化：VLM 规划器根据版图图像生成候选方案，再由几何验证器、物理验证器和布线后优化器迭代改进。 论文同时发布 PlaceReasoner-Bench 开放基准，包含 8 个设计、两种长宽比共 16 个任务，布局平面与 I/O 固定，各方法仅在宏单元位置和朝向上产生差异；评估采用布线后的 PPA 和 DRC 指标，而非布线前的代理指标。

AI 根据报道生成 · 2 小时前更新

还没有足够的连续观测数据，暂不绘制趋势。